英特尔首推芯片堆叠技术：打造10纳米级芯片挑战台积电

12月12日举办的英特尔“架构日”活动中，美国芯片巨头英特尔为其未来处理器的开发制定了一个非常清晰的策略。

据科技网站The Verge12月13日评论，这一策略大部分围绕着将一个现代CPU（中央处理器）的各种元素分解成独立、可堆叠的“芯片组合”。这个在芯片内部堆叠处理器组件的方法是英特尔业内首创。

堆叠内存的技术现在已经有了，英特尔想将类似的堆叠技术放到CPU里去，让其设计人员能够在已经组装好的芯片上大幅增加额外的处理能力。这样芯片上的内存、功率调节、图像和人工智能处理都可以组成单独的小芯片组，其中一些可以堆叠在一起。这种方式能够获得更高的计算密度和灵活性。

这种模块化的方法也促使英特尔完成了其最大的挑战之一：打造完整的10nm（纳米）级芯片。

英特尔此前10nm级芯片的计划总是不能完成，公司被认为在该项目中面临着难以克服的工程挑战。这次，为了实现Foveros，英特尔做了一些“2D堆叠”将各种处理器组件分离成更小的芯片，每个芯片都可以使用不同的生产节点制造，因此英特尔可以交付名义上的10nm级CPU。

英特尔还推出了Sunny Cove CPU架构，明年下半年，Sunny Cove将成为英特尔下一代酷睿和志强处理器的核心，它能够改善延迟并允许更多并行操作（更像GPU）。

在显卡方面，英特尔推出了新的第11代集成显卡，旨在打破每秒1万亿浮点运算次数的障碍，它也会是2019年10nm级CPU的一部分。英特尔还重申了将于2020年推出一款独立的图像处理器（GPU）的计划。

业界首创的逻辑芯片3D堆叠

英特尔展示了名为“Foveros”的全新3D封装技术，该技术首次引入了3D堆叠的优势，可实现在逻辑芯片上堆叠逻辑芯片。

英特尔此次推出的“Foveros”3D封装技术为整合高性能、高密度和低功耗硅工艺技术的器件和系统铺平了道路。它有望首次将晶片的堆叠从传统的无源中间互连层和堆叠存储芯片扩展到高性能逻辑芯片，如CPU、图形和人工智能处理器。

该技术提供了极大的灵活性，因为设计人员可在新的产品形态中“混搭”不同的技术专利模块与各种存储芯片和I/O配置，并使得产品能够分解成更小的“芯片组合”。英特尔预计，一系列采用Foveros技术的产品将从2019年下半年开始推出。

英特尔芯片架构主管Raja Koduri在采访中告诉路透社，“近20年来，我们一直致力于这种技术，在逻辑上堆叠逻辑时需要解决一些真正的物理问题。”他表示，这将让英特尔满足不断变化的客户需求。

推出全新Sunny Cove CPU架构

Sunny Cove CPU架构的推出也是此次发布的重点。2019年晚些时候，Sunny Cove将成为英特尔下一代服务器（英特尔至强）和客户端（英特尔酷睿）处理器的基础架构。

Sunny Cove架构被The Verge评价为更像GPU。它能够提高通用计算任务下每时钟的计算性能，降低功耗，并包含了可加速人工智能和加密等专用计算任务的新功能。还能减少延迟、提高吞吐量，并提供更高的并行计算能力，有望改善从游戏到多媒体到以数据为中心的应用体验。

第11代显卡：打破每秒1万亿浮点运算次数

英特尔推出全新的第11代集成显卡，配备64个增强型执行单元，比此前的英特尔第9代显卡（24个EU）多出一倍，旨在打破每秒1万亿浮点运算次数（1 TFLOPS）的壁垒。从2019年开始，新的集成显卡将与10纳米处理器一起交付。

另外，英特尔还重申了在2020年推出独立图形处理器的计划。

重获芯片制造技术领先地位

路透社12月13日报道评论称，英特尔希望通过此次堆叠逻辑芯片的推出，重新获得芯片制造技术的领先地位。

英特尔是全球最大的个人计算机和数据中心计算芯片制造商，数十年来一直遵循摩尔定律发展。实际上，摩尔定律就是以英特尔的联合创始人戈登·摩尔（Gordon Moore）的名字命名，即每两年，将芯片上的晶体管数量翻倍，从而使其性能也大致翻倍。

但近年来，随着这些晶体管已经发展到只有几纳米大小，英特尔自己也已落后于摩尔定律。同时，大多数英特尔最大的竞争对手，如英伟达、高通等早已退出制造芯片，并将芯片制造的工作外包给台积电这样的公司。台积电2018年推出了其最新一代的芯片制造技术，抢走了英特尔制造最小芯片的风头。

路透社引用分析师Jack Gold评论称，这项技术能够帮助英特尔在对抗使用台积电技术的AMD等竞争对手时步伐更快。

Gold表示，虽然计算芯片在缩小后速度得到了提升，但许多其他种类的芯片却没有这么发展，它们用更老旧的技术打造，依旧运作良好。英特尔能够通过其最新的计算电路使用这些旧元素，而无需重新设计它们。